(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公閒番号

特開平5-298122

(43)公開日 平成5年 (1993) 11月12日

(51) Int. C1. ⁵
G06F 9/46

識別記号 庁内整理番号

FI

技術表示箇所

F 9/46 12/08 340 B 8120-5B

W 7232-5B

審査請求 未請求 請求項の数1 (全 4 頁)

(21)出願番号

特願平4-97919

(22)出願日

平成4年 (1992) 4月17日

(71) 出願人 000002853

ダイキン工業株式会社

大阪府大阪市北区中崎西2丁目4番12号 梅

田センタービル

(72) 発明者 池上 裕之

滋賀県草津市岡本町字大谷1000番地の2

ダイキン工業株式会社滋賀製作所内


(74)代理人 弁理士 津川 友士

(54) 【発明の名称】マルチタスク処理装置

(57)【要約】

【目的】 マルチタスク処理においてシステム全体のタスク処理を高速化する。

【構成】 主メモリ1の一部の記憶領域1 bが高速のS RAMで構成され、その高速記憶領域1 bがキャッシュ・メモリ3の非キャッシュ領域に設定されている。そして、キャッシュ・メモリ3のヒット率が悪くなるような負荷の大きいタスクがその高速記憶領域1 bに割り当てられている。



【特許請求の範囲】

ur 🔊 – jilling 🦿

【請求項1】 マルチタスク処理可能な処理手段(2) と、主メモリ(1)との間にキャッシュ・メモリ(3) を介在させてなるマルチタスク処理装置において、主メ モリ(1)の一部を高速アクセス可能な高速メモリ領域 (1b) に設定するとともに、非キャッシュ領域に割り 当て、特定のタスクを高速メモリ領域 (1b) に割り当 ててなることを特徴とするマルチタスク処理装置。

【発明の詳細な説明】

$\{0001\}$

【産業上の利用分野】この発明は、マルチタスク処理装 置に関し、さらに詳細にいえば、キャッシュ・メモリを 備え、複数のタスクを処理するマルチタスク処理装置に 関する。

[0002]

【従来の技術】従来から、マルチタスク処理が可能なシー ステムにおいては、扱うプログラム量、データ量が多く なるので、主メモリが大容量のDRAMで構成されてい る。DRAMはアクセス速度が遅く、プロセッサの処理 能力を十分には発揮させることができないので、メモリ アクセスを高速化することが強く要望されている。この 要望を達成するために、図2に示すように、主メモリ1 0とCPU11の間に比較的小容量で高速アクセス可能 なキャッシュ・メモリ12を設けることが一般化しつつ ある。そして、主メモリ10とCPU11との間にキャ ッシュ・メモリ12を介在させたシステムにおいて、主 メモリ10に対するアクセスを行なう場合には、キャッ シュ・メモリ12に該当するデータが存在しなければ、 主メモリ10に対するアクセスを行ない、主メモリ10 に対するアクセスに伴って、一定量のデータ(ブロッ ク)を主メモリ10からキャッシュ・メモリ12に転送 する。この場合に、CPU11による主メモリ10のア クセスは連続するアドレスに対してなされる可能性が非 常に高いので、続くアクセスをキャッシュ・メモリ12 に対して行なわせることにより、メモリアクセスを高速 化できる。

【0003】このようなキャッシュ・メモリ12を設け ることにより、例えば、処理負荷の小さい5つのタスク a, b, c, d, $e \not\sim a \rightarrow b \rightarrow c \rightarrow d \rightarrow e \rightarrow a \rightarrow b \cdot \cdot$ ・のようにタスクチェンジしながら処理しようとする場 合、a, b, c, d, eの各タスクの全てあるいはほと んどのタスクをキャッシュ・メモリ12内に収容した場 合には、高いヒット率でタスクの処理を行なうことがで き、複数タスクを処理するシステムにおける全体として の処理速度を向上させることができる。

[0004]

【発明が解決しようとする課題】しかしながら、処理す るタスクの中に処理負荷の大きなタスクAが入り、a→ $b \rightarrow A \rightarrow c \rightarrow d \rightarrow A \rightarrow e \rightarrow a \rightarrow b \cdot \cdot \cdot \cdot o$ ようにタスク

ャッシュ・メモリ12のほとんどの内容がタスクAの内 容になってしまい、再び小さいタスクa, b, c, d, eの処理を行なう場合に、それらのタスクa, b, c, d, eを主メモリ10から転送しなければならず、シス テム全体の処理効率が低下する問題点があった。特にタ スクAと他の小さいタスクのチェンジをA→a→A→a ・・・のように頻繁に行なった場合、タスクAのチェン ジ毎に大きな容量を必要とするタスクAがキャッシュ・ メモリ12と主メモリ10との間で転送されることにな 10 り、キャッシュ・メモリ12のヒット率が低下するとと もに、転送時間の増大による処理効率の低下も問題とな る。また、キャッシュ・メモリ12の一部のみがタスク Aの内容になる場合でも、キャッシュ・メモリ12内に おけるプロック転送先はプロセッサ側からコントロール できないので、システム全体の処理効率が低下する問題 点は同様に生じる。

【0005】また、キャッシュ・メモリ12の記憶容量 を大きくすることも考えられるが、キャッシュ・メモリ 12の利用率が低下するのみならず、ブロック転送先は 20 プロセッサ側からコントロールできないので前記問題点 が解消できる保証はない。

[0006]

【発明の目的】この発明は上記の問題点に鑑みてなされ たものであり、複数のタスクを使用するシステムにおい て、システム全体のタスク処理を高速化できるマルチタ スク処理装置を提供することを目的としている。

[0007]

【課題を解決するための手段】上記の目的を達成するた めの、請求項1のマルチタスク処理装置は、マルチタス 30 ク処理可能な処理手段と、主メモリとの間にキャッシュ ・メモリを介在させてなるマルチタスク処理装置におい て、主メモリの一部を高速アクセス可能な高速メモリ領 域に設定するとともに、非キャッシュ領域に割り当て、 特定のタスクを高速メモリ領域に割り当てている。 [0008]

【作用】請求項1のマルチタスク処理装置であれば、マ ルチタスク処理を行なう場合に、処理負荷の大きいよう な特定のタスクはキャッシュ・メモリの処理から除外さ れるので、特定のタスク以外のタスクについてはキャッ 40 シュ・メモリ内においてヒット率が高い状態でタスクを 処理することができるとともに、特定タスクを処理する 場合は特定タスクが主メモリの高速領域に割り当てられ ているので高速に処理できる。したがって、システム全 体のタスク処理を高速化することができる。

[0009]

【実施例】以下、実施例を示す添付図面によって詳細に 説明する。図1はこの発明のマルチタスク処理装置の一 実施例を示すプロック図である。このマルチタスク処理 装置は、主メモリ1と、CPU2と、主メモリ1とCP チェンジを行なった場合、タスクAのチェンジ毎に、キ50~U2との間に設けられたキャッシュメモリ3とを有して

させることが可能となる。

いる。CPU2は所定のオペレーション・システムで動 作するマイクロプロセッサなどで構成される。キャッシ ユ・メモリ3は通常、SRAMで構成され、システム 上、ヒット率を向上できる最適な容量が選択される。主 メモリ1は大容量、低速のDRAMで構成された低速領 城 l a と、高速の S R A M で構成された高速領域 l b と を有しており、低速領域1 aはキャッシュ・メモリ3の キャッシュ領域に設定され、高速領域1bは非キャッシ ュ領域に設定されている。また、キャッシュ・メモリ3 のヒット率を悪くする処理負荷の大きなタスクAは、高 速領域1bに割り当てられており、処理負荷の大きなタ スクA以外の小さいタスクa, b, c, d, eは低速領

域 l a に割り当てられている。

【0010】このように構成されたマルチタスク処理装 置の動作は次のとおりである。図示しない入力装置から の入力などにより、処理負荷の小さい5つのタスク a. b, c, d, $e \not \sim a \rightarrow b \rightarrow c \rightarrow d \rightarrow e \rightarrow a \rightarrow b \rightarrow \cdot \cdot \cdot$ のようにタスクチェンジを行ないながら実行する時は、 所定のキャッシュ・メモリ管理アルゴリズムにより、キ ヤッシュ・メモリ3には処理しようとするタスクa, タ スクb、タスクc、タスクd、タスクeが順次、キャッ シュ・メモリ3内に収容され、高いヒット率で処理を実 行できる。そして、キャッシュ・メモリ3の容量と5つ のタスクa, b, c, d, eの大きさの関係により、キ ャッシュ・メモリ3内に求めるタスクがない場合は、主 メモリ1の低速領域1 a との間で所定の転送処理を行な うが、処型負荷の大きいタスクAをキャッシュ・メモリ 3が扱うことはないので、キャッシュ・メモリ3のヒッ ト率を低下させることがなくなり、前記した従来の場合 に比べて処理の早いマルチタスク処理が実現できる。

【0011】一方、処理負荷の大きいタスクAを実行す る時は、タスクAの割り当てられた高速領域 1 b は非キ ャッシュ領域なので、キャッシュ・メモリ3を介さずに 直接、主メモリ1にアクセスすることになるが、高速領 域1bはSRAMで構成されているのでタスクAの処理 を高速に行なうことができる。例えば、グラフィック用 の専用ハードウエアを持たないローコスト・ワークステ ーション装置において、プロセッサによってグラフィッ ク処理を行なう場合、高速領域1 b にグラフィック処理 プログラムを割り当て、グラフィック処理を行なうこと 40 1 主メモリ により、従来の構成に比べてキャッシュ・ミスの発生を 低減させることができ、システム全体の処理効率を向上

【0012】なお、処理負荷の大きいタスクを他のタス クと区別してキャッシュ・メモリの処理から外し、主メ モリ1の高速領域1bに割り当てる方法としては、グラ フィックプログラムは一般に大きなプログラムとなるの で、グラフィックプログラムを処理するコマンドをCP U2が認識して、グラフィックプログラムを高速領域1 bに割り当てる方法がある。

【0013】また、グラフィックプログラムに限らず、 10 プログラム自体にプログラムの大きさに対応して高速領 域 l bに割り当てるか否かの判別となるフラグを設け、 システムのOS (オペレーション・システム) がプログ ラムを処理するときに、そのフラグに基づいて、主メモ リ1の高速領域1bにプログラムを割り当てる方法も採 用できる。

【0014】なお、この発明は上記実施例に限定される ものではなく、この発明の要旨を変更しない範囲内にお いて種々の設計変形を施すことが可能である。例えば、 主メモリ1の高速領域1 bに割り当てる特定タスクとし 20 ては、処理負荷の大きなタスクの他、所定の要因によ り、キャッシュ・メモリ3の高速化効果を低減させるよ うなタスクがあれば、そのようなタスクを主メモリ1の 高速領域1bに置くことにより、そのようなタスクをキ ャッシュ・メモリ処理から外すことができ、キャッシュ ・メモリ3を有効に利用することができる。

【発明の効果】以上のように、請求項1の発明では、特 定のタスクは主メモリ内の非キャッシュ領域とされた高 速領域に割り当てられているので、特定タスクを高速に 30 処理することができるとともに、キャッシュ・メモリに おいて特定のタスク以外のタスクを高速に処理でき、シ ステム全体のタスク処理を高速化できるという特有の効 果を奏する。

【図面の簡単な説明】

【図1】この発明のマルチタスク処理装置の一実施例を 示すプロック図である。

【図2】従来のマルチタスク処理装置の一構成例を示す ブロック図である。

【符号の説明】


[0015]

l b 高速領域 CPU キャッシュ・メモリ

5

U





[図2]

